신플리시티, 최신 FPGA 용 소프트웨어 신플리파이? 프리미어 출시

뉴스 제공

2005-10-04 14:31

서울--(뉴스와이어)--세계적 반도체 디자인 및 검증 소프트웨어 공급 업체인 신플리시티 (지사장 이석하, www.synplicity.com)는 FPGA 합성 툴인 신플리파이 제품군의 최신버전인 신플리파이? 프리미어 (Synplify? Premier)를 출시했다.

이번 ‘신플리파이 프리미어’는 신플리시티만의 독점적인 그래프 기반의 physical 합성 기술과 아이덴티파이? 제품군 기반의 강력한 RTL 디버그 기능을 갖춘 업계최고의 신플리파이 프로? FPGA 합성 소프트웨어 기반의 통합 설계환경을 제공한다. 신플리시티는 ‘신플리파이 프리미어’ 의 출시를 통한 혁신적인 기술도입으로 차세대 프로그래머블 로직 디바이스 디자인에서 업계 주도적 위치를 이어가고 있다.

‘신플리파이 프리미어’를 구성하는 핵심기술은 향상된 타이밍 기능 및 타이밍 상관관계, 최소 디자인 사이클시간과 이터레이션을 보장하는 신플리시티의 자동화된 싱글패스 디자인 플로우(single-pass design flow )인 그래프 기반의 physical 합성 기술이다.

physical 합성에 대한 그래프 기반의 접근은 설계자들에게 신속한 최적 타이밍과 로직 합성 대비 20%의 향상된 기능을 제공한다.

‘신플리파이 프리미어’의 새로운 기능인 그래프기반(graph-based) physical 합성 기술은 기존의 와이어, 스위치 및 FPGA 라우팅에 사용되는 플레이스먼트 사이트들에 대한 상세한 라우팅 리소스 그래프를 제공한다. 이 그래프를 통해 단순 디스턴스 측정이 아닌 와이어 딜레이와 실제 리소스 가용성에 의한 최적화와 플레이스먼트가 실현된다.

그래프기반 physical 합성 기술은 설계상의 크리티컬 패스(critical paths)의 신속한 가용 리소스 라우팅을 위한 통합된 최적화와 플레이스먼트, 라우팅을 제공한다. 이 새로운 physical 합성 플로우는 즉시 FPGA벤더의 라우팅 툴에 입력 가능한 형태의 완전한 플레이스먼트와 physical 최적화가 끝난 넷리스트(netlist)를 생성한다.

Physical 합성에 대한 그래프기반 접근을 채택한 ‘신플리파이 프리미어’는 신속한 타이밍 클로저와 높은 정확도의 측정 P&R(Place and Route)와 최종 포스트 P&R 결과 간 타이밍 상관성을 제공하며, 합성과 P&R간의 이터레이션 횟수를 감소시킨다.

‘신플리파이 프리미어’의 자동화 플로우는 physical 제약조건을 제거하여 FPGA설계자들이 physical 디바이스에 대한 전문적 지식이 없어도 사용 가능하다. 또한 ‘신플리파이 프리미어’는 합성 프로세스 도중 완전한 칩 플레이스먼트를 실행하여 더 나은 타이밍 기능과 신속한 라우팅을 제공한다.

‘신플리시티 프리미어’는 FPGA 하드웨어에 시뮬레이터급의 가시성을 제공하여 FPGA설계상의 신속한 기능 에러 탐지를 가능하게 한다. 또한 신플리시티의 통합 디버깅 소프트웨어를 사용하여 설계자들은 RTL 코드 내 직접 모니터링하기를 원하는 시그널과 컨디션을 분석하여 FPGA디바이스 실행을 위한 완전한 합성과 P&R을 가능하게 한다.

FPGA가 설계됨과 동시에 RTL디버거가 실행되어 유저에게 RTL코드에서 직접 실행중인 FPGA로부터 실제 시그널 수치를 보여주며, 시스템 내에서 즉각적인 디버그가 가능하다. 이 툴은 시뮬레이터가 하루 내지는 몇 주의 처리기간이 걸리는 설계 문제점을 신속히 해결하는 한층 향상된 트리거링(triggering)을 제공한다.

신플리시티의 마케팅 부사장 앤디 하인스 (Andy Haines) 는 “신플리시티는 FPGA용 physical 합성을 발표한 최초의 벤더이다. 이번 physical 합성에 대한 우리의 차세대 그래프 기반 접근론으로 신플리시티는 기술혁신의 리더자리를 공고히 하였다” 라고 말하고 “플레이스와 루트 실행 이전에 정확한 타이밍 평가에 의해 더 나은 디자인 접근과 physical 최적화가 이루어 진다. 우리의 새로운 그래프 기반의 physical 합성 기술을 통해 설계자들은 디자인 이터레이션을 최소화 하는 동시에 기능목표를 빠르고 안정성 있게 달성할 수 있다.”고 강조했다.

ASIC설계 시 전체 혹은 파트 별 프로토타입 단계의 FPGA에 대한 의존도가 높아짐에 따라, ASIC에 HDL코드를 사용하고 그것을 FPGA에 효율적으로 적용하는 합성 및 검증 환경의 필요성 또한 점차 증가했다. ‘신플리시티 프리미어’는 생성된 클락과 시놉시스 디자인웨어? (Synopsys DesignWare?) 컴포넌트를 자동처리하는 ‘게이티드 클락 컨버전 (gated clock conversion)’기능을 탑재하여 이러한 변화에 부응해나가고 있다. ‘신플리파이 프리미엄’은 현재 단일 FPGA 프로토타입의 검증이 가능하며 신플리시티 서티파이? (Synplicity Certify?)는 향상된 파티셔닝과 핀 멀티플렉싱 기술로 다수의 FPGA 프로토타입의 검증이 가능하다.

웹사이트: http://www.synplicity.com