신플리시티, 혁신적 ASIC 검증 방법론을 위한 토탈리콜 가시성 테크놀로지 발표
토탈리콜 기술은 모듈에서부터 전체 칩에 이르기까지 디자인 내의 메모리 상태와 에러 발생 직전 사용자 정의 사이클 수를 비롯한 모든 정보를 인식할 수 있다. 자동화된 테스트 벤치와 함께 완벽한 디자인 상태로 HDL 시뮬레이터에 전달 가능하여 문제가 파악되고 수정이 검증될 때까지 재생할 수 있다. 특허 받은 토탈리콜 테크놀로지는 버그 발생 상황과 동일한 신호값(signal value)을 활용한 시뮬레이션 환경에서 수정 사항을 테스트할 수 있다는 점에서 그 차별성을 인정받고 있다. .
또한, 토탈리콜 테크놀로지는 하드웨어로 구현된 어써션(assertion)을 활용하여 강력한 하드웨어 검증 기술을 지원한다. 대부분의 IC 디자이너들이 어써션을 디자인 플로우에 사용하면서도, 시뮬레이션 속도가 느려, 검증에는 크게 활용하지 못하고 있으나, FPGA 하드웨어로 구현된 어써션은 테스트 속도를 크게 개선시켜, 검증을 위해 적극적으로 활용할 수 있다. 일례로, 소프트웨어 시뮬레이터만을 사용해 휴대폰 부팅 과정(boot up sequence)을 검증하기 위해서는 30일이 걸리는 반면, 20MHz로 가동하는 FPGA 프로토타입에서는 빠른 버그 감지와 신속한 수정 검증에 어써션을 최대한 활용, 같은 과정을 3초 안에 마칠 수 있다(1). FPGA 기반 프로토타입핑, 어써션 구현 (assertion synthesis), 그리고 토탈리콜 기술은 버그를 놓치거나 검증 과정에서 처리하지 못하던 기존 검증법에 비해, 버그를 훨씬 빠르고 정확하게 감지할 수 있다.
신플리시티의 CEO 게리 메이어(Gary Meyers)는 “토탈리콜은 디버그 가시성과 생산성 개선을 이끄는 혁신적 기술이다. 고성능·저비용의 FPGA 프로토타입과 결합된 토탈리콜 기술은 ASIC 검증의 선두 방법의 프로토타입으로 자리잡을 것이다”라고 밝혔다.
다른 솔루션과는 달리, 토탈리콜은 작동중인 하드웨어의 정확하게 잡아낼 수 없는 버그를 찾아낸다. 이런 버그와 발생이 드문 유형의 버그들은 RTL 코드로 변화하여, 실제적으로 버그가 수정 되었는지 확인이 불가능하였으나, FPGA 프로토타입 속도와 토탈리콜 기술을 결합하면, 버그가 발생 전후의 풀 디자인 가시성(full design visibility)을 제공하여, 사용자가 검증을 위해 필요한 모든 환경을 완벽하게 제공한다.
신플리시티는 토탈리콜 기술을 외부 파트너사, 특히 프로토타이핑 제휴 업체(Partners in Prototyping(PIP) )프로그램 참여 업체의 제품 기능과 통합하는 방법을 모색하고 있다. 이와 더불어, 신플리시티는 레퍼런스 디자인 플로우(reference design flow), 주요 시뮬레이션 환경 전체 통합 개발을 계획 중이다. 토탈리콜 기술이 적용된 제품의 세부 정보는 2007년 중반 발표될 예정이다.
웹사이트: http://www.synplicity.com
연락처
신플리시티 코리아 김경모 차장 02-561-7671
코콤포터노벨리 송창민 신자은 차장 02-6366-1520 011-751-0183
-
2007년 11월 27일 09:31